Seminarprofil
Dieses Seminar fokussiert auf die PQShield-Hardwareplattformen für den Aufbau quantenresistenter Vertrauenskernen. Behandelt werden PQPlatform-CoPro und PQPlatform-TrustSys in ihrer Rolle für Secure Boot, sichere Firmware-Aktualisierung, Geräteattestierung, kryptographische Primitive, Bulk Encryption sowie den Aufbau von Root-of-Trust- und Subsystem-Architekturen.
Zielgruppe
Empfohlen für Teams, die langlebige Produkte, Geräteplattformen oder sicherheitskritische Embedded-Systeme entwickeln. Das Seminar passt besonders gut für Organisationen, in denen Firmware, Hardware, Plattform-Security und Systemarchitektur eng zusammenarbeiten müssen.
Schwerpunkte
- Architektur und Design Space von PQPlatform-CoPro und PQPlatform-TrustSys
- Abgrenzung zwischen Host-gesteuertem Coprozessor und vollständigem Root-of-Trust-/Subsystem-Ansatz
- Sichere Boot- und Update-Ketten mit PQC- und Hybridfähigkeit
- Geräteidentitäten, Attestierung und Vertrauenskette über den Lebenszyklus
- Einbindung klassischer und postquantenresistenter Verfahren in Übergangsarchitekturen
- Bewertung von Updatability, Crypto-Agility, Schutz gegen Seitenkanal- und Fault-Angriffe
- Integrationsmuster für ASIC-, FPGA- und SoC-nahe Plattformen
Praxisanteil
Im Seminar werden mehrere Zielarchitekturen verglichen: Nachrüstpfad für bestehende Sicherheits-Subsysteme, vollständiger Root-of-Trust-Ansatz sowie Mischformen für verschiedene Sicherheits- und Kostenprofile. Die Teilnehmenden leiten daraus konkrete Architekturentscheidungen für eigene Produktlinien ab.
Nutzen im Unternehmen
Das Seminar erleichtert die Wahl zwischen evolutionärer Erweiterung und grundlegender Neuarchitektur. Dadurch können Produktteams Sicherheitsziele, Lebensdauer, Wartbarkeit und Integrationsaufwand sachgerecht gegeneinander abwägen.
Seminardetails
| Dauer: | 4 Tage ca. 6 h/Tag, Beginn 1. Tag 10:00 Uhr, weitere Tage 09:00 Uhr |
| Preis: |
Öffentlich und Webinar: € 2.396 zzgl. MwSt. Inhaus: € 6.800 zzgl. MwSt. |
| Teilnehmeranzahl: | min. 2 - max. 8 |
| Teilnehmer: | SoC-/FPGA-Entwickler, Secure-Boot- und Firmware-Teams, Hardware-Security-Architekten, Plattform- und Produktteams |
| Voraussetzungen: | Kenntnisse in Secure Boot, Firmware-Update-Ketten, Hardware/Software-Co-Design und eingebetteter Sicherheit |
| Standorte: | Bregenz, Graz, Innsbruck, Klagenfurt, Linz, Salzburg, Wien |
| Methoden: | Vortrag, Demonstrationen, Architektur-Reviews, praktische Übungen und strukturierte Fallbeispiele |
| Seminararten: | Öffentlich, Webinar, Inhouse, Workshop - Webinar nur wenn ausdrücklich gewünscht |
| Durchführungsgarantie: | ja, ab 2 Teilnehmern |
| Sprache: | Deutsch - bei Firmenseminaren ist auch Englisch möglich |
| Seminarunterlage: | Dokumentation auf Datenträger oder als Download |
| Teilnahmezertifikat: | ja, selbstverständlich |
| Verpflegung: | Kalt- / Warmgetränke, Mittagessen (wahlweise vegetarisch) |
| Support: | 3 Anrufe im Seminarpreis enthalten |
| Barrierefreier Zugang: | an den meisten Standorten verfügbar |
| Weitere Informationen unter + 43 (720) 022000 |
Seminartermine
Die Ergebnissliste kann durch Anklicken der Überschrift neu sortiert werden.
