Seminar CHIPSEC – Grundlagen der Plattform- und Firmware-Sicherheitsprüfung

Das eintägige Grundlagenseminar schafft ein gemeinsames Verständnis für PC-Plattform, BIOS beziehungsweise UEFI, Hardwarezugriffe, CHIPSEC-Module und Ergebnisstatus. Die Dauer ist für Einführung, sichere Demonstrationen und einen vollständigen read-only Basislauf ausreichend.

Inhaltsübersicht

• Lernziele und fachliche Einordnung
• Schrittweise Seminarinhalte
• Praxisübungen und Laborszenarien
• Zielgruppe und Voraussetzungen
• Didaktik und Arbeitsweise

Lernziele

• Aufgaben, Grenzen und Sicherheitsrisiken von CHIPSEC erklären.
• PC-Plattform, Firmware, Bootkette, Runtime-Komponenten und Schutzmechanismen einordnen.
• chipsec_main, chipsec_util, Helper, Treiber, HAL und Konfiguration unterscheiden.
• Einen sicheren read-only Basislauf durchführen und Ergebnisse grob klassifizieren.
• Geeignete Vertiefungsseminare und einen Qualifizierungsweg auswählen.

Schrittweise Seminarinhalte

1. Plattform- und Firmware-Sicherheitsmodell

Schwerpunkt: CPU, Chipsatz, SPI-Flash, UEFI, SMM, TPM, IOMMU, Geräte, Betriebssystem und Vertrauensgrenzen.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „Plattform- und Firmware-Sicherheitsmodell“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von CPU, Chipsatz, SPI-Flash, UEFI, SMM, TPM, IOMMU, Geräte, Betriebssystem und Vertrauensgrenzen erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis ein verständliches Plattform-Sicherheitsmodell erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

2. CHIPSEC-Komponenten und Arbeitsweise

Schwerpunkt: chipsec_main, chipsec_util, Module, Tools, HAL, Helper, Treiber, Plattformkonfiguration und Logging.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „CHIPSEC-Komponenten und Arbeitsweise“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von chipsec_main, chipsec_util, Module, Tools, HAL, Helper, Treiber, Plattformkonfiguration und Logging erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis eine klare Werkzeug- und Komponentenübersicht erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

3. Sichere Labor- und Betriebsregeln

Schwerpunkt: Freigabe, Administratorrechte, Recovery, read-only Priorität, Treiber, Backups, Abbruchkriterien und nicht geeignete Produktionssysteme.

1. Zielzustand, Verantwortlichkeiten, Aussagegrenzen und Kontrollkriterien für „Sichere Labor- und Betriebsregeln“ festlegen.
2. Benötigte Evidenz und Entscheidungsdaten anhand von Freigabe, Administratorrechte, Recovery, read-only Priorität, Treiber, Backups, Abbruchkriterien und nicht geeignete Produktionssysteme in einer prüfbaren Struktur erfassen.
3. Technische Ergebnisse nach Ursache, Auswirkung, Reichweite und Verlässlichkeit bewerten.
4. Maßnahmen, Ausnahmen, Freigaben und Retestkriterien mit Positiv- und Negativfällen operationalisieren.
5. Als Arbeitsergebnis eine verbindliche Sicherheitscheckliste dokumentieren, fachlich abnehmen und in den Regelprozess überführen.

4. Basislauf und Ergebnisstatus

Schwerpunkt: Plattformerkennung, Standardmodule, Modulfilter, Protokolle, PASSED, FAILED, WARNING, ERROR und Nichtanwendbarkeit.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „Basislauf und Ergebnisstatus“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von Plattformerkennung, Standardmodule, Modulfilter, Protokolle, PASSED, FAILED, WARNING, ERROR und Nichtanwendbarkeit erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis einen dokumentierten CHIPSEC-Basislauf erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

5. Prüffelder und Lernpfad

Schwerpunkt: SPI, UEFI, SMM, Speicher, CPU, TPM, ACPI, IOMMU, Forensik, Automatisierung und Entwicklung.

1. Zielzustand, Verantwortlichkeiten, Aussagegrenzen und Kontrollkriterien für „Prüffelder und Lernpfad“ festlegen.
2. Benötigte Evidenz und Entscheidungsdaten anhand von SPI, UEFI, SMM, Speicher, CPU, TPM, ACPI, IOMMU, Forensik, Automatisierung und Entwicklung in einer prüfbaren Struktur erfassen.
3. Technische Ergebnisse nach Ursache, Auswirkung, Reichweite und Verlässlichkeit bewerten.
4. Maßnahmen, Ausnahmen, Freigaben und Retestkriterien mit Positiv- und Negativfällen operationalisieren.
5. Als Arbeitsergebnis einen priorisierten Qualifizierungs- und Assessmentfahrplan dokumentieren, fachlich abnehmen und in den Regelprozess überführen.

Praxisübungen und Laborszenarien

• Erstellung eines Plattform-Kontextdiagramms mit Vertrauensgrenzen.
• Durchführung eines read-only Basislaufs und Klassifikation der Ergebnisstatus.
• Ableitung eines sicheren Lern- und Prüfpfads für eine Beispielorganisation.

Zielgruppe und Voraussetzungen

Zielgruppe: IT-Security, Systemarchitektur, Firmware- und Plattformbetrieb, technische Projektleitung, Revision und Product Security.

Voraussetzungen: Grundverständnis von Betriebssystemen, Hardware und Informationssicherheit; keine CHIPSEC-Vorkenntnisse erforderlich.

Didaktik und Arbeitsweise

Architekturmodelle, kurze Demonstrationen und ein kontrollierter Basislauf wechseln einander ab. Die Übungen bleiben read-only und verwenden klare Prüfpunkte, damit anschließend eine sachgerechte Vertiefung möglich ist.