Seminar OpenTitan – Entwicklung sicherer Hardware-IP

Wiederverwendbare OpenTitan-IP muss funktional, integrierbar, dokumentierbar und verifizierbar sein. Dazu gehören ein standardisierter Register- und Busanschluss, definierte Alerts und Interrupts, klare Clock- und Resetannahmen sowie nachweisbare Sicherheitsgegenmaßnahmen.

Im Seminar entsteht schrittweise ein kleiner sicherheitsrelevanter Peripherieblock. Die Übung verbindet Spezifikation, HJSON, generierte Registerlogik, RTL, Firmwarevertrag, Lint und DV-Übergabe.

Inhaltsübersicht

• Seminarziel
• Zielgruppe
• Voraussetzungen
• Lernziele
• Seminarinhalte
  • IP-Anforderungen und Comportability
  • Registermodell mit HJSON und RegGen
  • TL-UL und Datenpfad
  • Interrupts, Alerts und Eskalation
  • Sichere Steuerlogik
  • Firmwarevertrag und DIF
  • Lint, Dokumentation und Review
  • DV-Übergabe und Integrationsreife
• Praxisübungen

Seminarziel

Ein OpenTitan-konformer Hardware-IP-Block soll von der Spezifikation bis zur verifizierbaren RTL-Implementierung entwickelt, mit Sicherheitsgegenmaßnahmen versehen und integrationsfertig dokumentiert werden können.

Zielgruppe

RTL- und SoC-Entwickler, Hardwarearchitekten, IP-Entwickler, Security Hardware Engineers, Verifikationsingenieure und technische Reviewer.

Voraussetzungen

Gute SystemVerilog-Kenntnisse, Erfahrung mit synchronem RTL-Design, Registern und Busprotokollen. Linux-, Git- und grundlegende Verifikationskenntnisse werden vorausgesetzt.

Lernziele

• Comportability-Anforderungen auf einen neuen IP-Block anwenden
• Register, Speicherfenster, Interrupts und Alerts in HJSON spezifizieren
• TL-UL-Anbindung und Fehlerreaktionen korrekt implementieren
• Sicherheitsgegenmaßnahmen strukturiert entwerfen und benennen
• RTL, Dokumentation, DIF-Schnittstelle und DV-Artefakte konsistent halten

Seminarinhalte

Schritt 1: IP-Anforderungen und Comportability

1. Funktionen, Schutzgüter, Betriebsmodi und Fehlerszenarien abgrenzen
2. Clock-, Reset-, Bus-, Interrupt- und Alertschnittstellen vollständig festlegen
3. Konfigurationsparameter und Integrationsannahmen dokumentieren
4. Security Countermeasure IDs aus Schutzgut und Maßnahmentyp ableiten

Schritt 2: Registermodell mit HJSON und RegGen

1. CSRs, Felder, Zugriffstypen, Resetwerte und Register-Sperren spezifizieren
2. Shadowed-, REGWEN- und Mehrbit-kodierte Konfigurationen gezielt einsetzen
3. Speicherfenster, Fehlercodes und Statusregister definieren
4. RTL, Header und Dokumentation aus derselben Quelle generieren und prüfen

Schritt 3: TL-UL und Datenpfad

1. TL-UL Device-Schnittstelle und Request/Response-Verhalten implementieren
2. Adressfehler, Protokollfehler und Datenintegritätsfehler behandeln
3. Backpressure, Teilzugriffe und ungültige Operationen deterministisch beantworten
4. Datenpfad, Registerlogik und interne Speicher sauber entkoppeln

Schritt 4: Interrupts, Alerts und Eskalation

1. Status-, Enable- und Testregister für Interrupts korrekt auslegen
2. Recoverable und Fatal Alerts nach Fehlerklasse unterscheiden
3. Lokale Fehlerreaktionen, Secret Wipe und terminale Zustände definieren
4. Alert- und Escalation-Annahmen für Top-Level-Integration dokumentieren

Schritt 5: Sichere Steuerlogik

1. Sparse FSMs, redundante Prüfungen und Mehrschienensteuerung passend auswählen
2. Kritische Werte durch Schattenregister, Integrität und Zugriffslocks schützen
3. Sensitive Register und Speicher pseudozufällig löschen
4. Nebenkanal- und Fault-Injection-Risiken im Microarchitecture Review bewerten

Schritt 6: Firmwarevertrag und DIF

1. Initialisierung, Konfiguration, Statusabfrage und Fehlerbehandlung als API definieren
2. Registerzugriffe in klare Device Interface Functions überführen
3. Race Conditions, Write-one-to-clear und Pollingfälle korrekt behandeln
4. Softwaretests und Hardwaretestmodi gemeinsam planen

Schritt 7: Lint, Dokumentation und Review

1. Verible-, Verilator- und projektspezifische Lintregeln ausführen
2. Generierte und manuell gepflegte Dateien eindeutig trennen
3. Design-, Interface- und Security-Dokumentation synchron halten
4. Reviewcheckliste für Funktion, Sicherheit, Integration und Wartbarkeit anwenden

Schritt 8: DV-Übergabe und Integrationsreife

1. Testplan aus Features, Fehlerfällen und Gegenmaßnahmen ableiten
2. Assertions und Coverage-Hooks im RTL vorbereiten
3. Smoke-Tests und CSR-Tests für die erste DV-Stufe definieren
4. Integrationsartefakte, Versionierung und Freigabekriterien zusammenstellen

Praxisübungen

1. HJSON-Registerbeschreibung für einen sicherheitsrelevanten Beispielblock erstellen
2. Generierte Registerlogik in eine TL-UL-Peripherie integrieren
3. Alert-, Interrupt- und Fehlerpfade mit gezielten Simulationen prüfen
4. Eine Security-Countermeasure-Matrix und Reviewcheckliste ausarbeiten
5. DIF-Schnittstelle und minimalen DV-Testplan ergänzen