Seminar OpenTitan – FPGA-Prototyping, Simulation und Silicon Validation

Simulation, FPGA-Prototyp und reales Silizium besitzen unterschiedliche Geschwindigkeiten, Beobachtungsmöglichkeiten und Fehlerbilder. Das Seminar zeigt, wie OpenTitan-Builds und Tests so strukturiert werden, dass Ergebnisse zwischen diesen Plattformen vergleichbar bleiben.

Der Praxispfad beginnt bei Ziel- und Buildkonfigurationen, führt über Firmwaredeployment und Hostkommunikation bis zur Diagnose von Timing-, Peripherie-, Boot- und Sicherheitsereignissen. Abschließend entsteht eine priorisierte Validierungsmatrix für die Übernahme auf Silizium.

Inhaltsübersicht

• Seminarziel
• Zielgruppe
• Voraussetzungen
• Lernziele
• Seminarinhalte
  • Plattformvergleich und Validierungsstrategie
  • Build- und Zielkonfiguration
  • Verilator-basierte Ausführung
  • FPGA-Prototyp in Betrieb nehmen
  • Hosttransport, Flash und Testausführung
  • Silicon-Validation und Laborplanung
  • Fehleranalyse und Ergebnissicherung
• Praxisübungen

Seminarziel

OpenTitan-Designs und Device-Software sollen auf Simulation, FPGA und Silizium reproduzierbar ausgeführt, plattformspezifische Abweichungen diagnostiziert und in einer nachvollziehbaren Validierungsstrategie zusammengeführt werden können.

Zielgruppe

FPGA-Entwickler, Verifikationsingenieure, Embedded-Entwickler, Silicon-Validation-Teams, Integratoren, Laborverantwortliche und technische Projektleiter.

Voraussetzungen

Grundkenntnisse in digitaler Hardware, FPGA- oder SoC-Entwicklung, eingebetteter Firmware und Linux-Kommandozeile. Erfahrung mit Buildsystemen, seriellen Schnittstellen und Laborhardware ist hilfreich.

Lernziele

• Simulation, FPGA und Silizium nach Einsatzzweck und Aussagekraft auswählen
• Plattformabhängige Builds und Zielkonfigurationen reproduzierbar erzeugen
• Firmware, Hosttransport und Diagnosekanäle sicher in Betrieb nehmen
• Tests nach Portabilität, Beobachtbarkeit und Hardwareabhängigkeit klassifizieren
• Eine Silicon-Validation-Matrix mit Freigabekriterien erstellen

Seminarinhalte

Schritt 1: Plattformvergleich und Validierungsstrategie

1. Verilator, FPGA und Silizium nach Geschwindigkeit, Genauigkeit und Beobachtbarkeit vergleichen
2. Design-, Firmware- und Systemfragen der jeweils geeigneten Plattform zuordnen
3. Plattformabhängige Annahmen und nicht modellierte Effekte dokumentieren
4. Übergabekriterien zwischen Simulation, FPGA-Prototyp und Silizium festlegen

Schritt 2: Build- und Zielkonfiguration

1. Top-Level, Board, Zielplattform und Firmwareartefakt eindeutig auswählen
2. Bazel- und Hardwarebuildziele den erzeugten Bitstreams und Binärdateien zuordnen
3. Toolversionen, Parameter und Cachezustände für reproduzierbare Builds erfassen
4. Fehlende Abhängigkeiten, inkonsistente Konfigurationen und Buildabbrüche systematisch eingrenzen

Schritt 3: Verilator-basierte Ausführung

1. Simulationsmodell und Firmware gemeinsam starten
2. UART-, Test- und Statusausgaben automatisiert erfassen
3. Wellenformen und interne Signale gezielt für einen Fehlerfall aktivieren
4. Laufzeit, Timeout und Testumfang an die Simulationsgeschwindigkeit anpassen

Schritt 4: FPGA-Prototyp in Betrieb nehmen

1. Boardverbindung, Programmierpfad, Taktung und Resetfolge prüfen
2. Bitstream laden und eine definierte Firmware ausführen
3. Serielle Kommunikation, JTAG oder andere zulässige Diagnosepfade verifizieren
4. Board-, Timing- und Peripherieabweichungen gegenüber der Simulation protokollieren

Schritt 5: Hosttransport, Flash und Testausführung

1. Zielgerät und Transport für das Hostwerkzeug konfigurieren
2. Firmware laden, Flashbereiche ansprechen und Startzustände kontrollieren
3. On-Device-Tests automatisiert starten und Ergebnisse maschinenlesbar sammeln
4. Mehrere Zielplattformen mit identischen Testparametern vergleichen

Schritt 6: Silicon-Validation und Laborplanung

1. Power-on-, Clock-, Reset-, Boot- und Kommunikationsprüfungen priorisieren
2. Peripherie-, Kryptografie-, Lebenszyklus- und Fehlerszenarien in Testgruppen zerlegen
3. Messmittel, Testpunkte, Sicherheitsgrenzen und Schutz sensibler Daten festlegen
4. Pass-, Fail-, Blocked- und Not-applicable-Kriterien für jeden Test definieren

Schritt 7: Fehleranalyse und Ergebnissicherung

1. Symptome nach Hardware, Firmware, Tooling und Laboraufbau klassifizieren
2. Minimal reproduzierbare Testfälle mit unveränderlichen Eingaben erstellen
3. Logs, Wellenformen, Registerstände und Buildinformationen korrelieren
4. Abweichungen mit Schweregrad, Reproduzierbarkeit und Freigabewirkung dokumentieren

Praxisübungen

1. Eine Firmware in Verilator ausführen und Teststatus sowie ausgewählte Signale auswerten
2. Einen FPGA-Build bereitstellen, Firmware laden und die Kommunikationskette verifizieren
3. Denselben On-Device-Test auf zwei Plattformen ausführen und Abweichungen erklären
4. Einen plattformspezifischen Fehler anhand von Log, Registerstand und Reproduktionsschritten eingrenzen
5. Eine Silicon-Validation-Matrix für Boot, Peripherie und Sicherheitsfunktionen erstellen